Temperatur - Projekte

Simulation eines Laserlötvorgangs an einem Flip-Chip
Ein wesentlicher Anteil der Herstellungskosten von elektronischen Baugruppen wird für Qualitätssicherung aufgewendet. Durch eine Vielfalt von Prüfverfahren werden die für die Herstellung des Produktes nötigen Fertigungsprozesse kontrolliert.

Bei fehlerhaften Baugruppen kommen Reparaturtechniken zum Einsatz, bei denen der Mensch in die sonst hochautomatisierte Prozesskette eingreift. Für die prozesssichere Parametereinstellung von Laserlötanlagen sind thermische Simulationen notwendig. Sie ersetzen umfangreiche, teure Testreihen an Baugruppen und geben fundierten Einblick in die physikalischen Abläufe beim Laserlöten.

Ausgehend von einem thermischen Modell, welches die geometrischen und materialabhängigen Größen ausreichend gut beschreibt kann der Entlötvorgang mit den typischen Temperaturverteilungen im Chip und auf der Leiterplatte über die Methode der finiten Elemente (FEM) simuliert werden.

Temperaturverteilung am Chip

Die Abbildung zeigt die Simulationsergebnisse der Temperaturverteilung am Chip und in den Cu-Leiterbahnen zu zwei unterschieldichen Zeitpunkten während des Laserlötvorgangs bei vorgegebener Lasertrajektorie. Diese Simulationsergebnisse können messtechnisch durch optische Verfahren oder durch Schliffbildanalyse der Lötverbindungen verifiziert werden, sodass fortan bei bekanntem Chip-Packaging und bekanntem Leiterplattenaufbau die Laserleistung, der Bearbeitungsweg und die Pulsdauer des Laserstrahls auf Basis von Simulationen ohne Testreihen optimiert werden kann.

Löten und Entlöten von Leadless Components mittels Laser

Einer der vielzitierten Vorteile des Laserlötens besteht in der Möglichkeit, die Prozessparameter an den individuellen Wärmebedarf der Bauteile so genau anpassen zu können, wie dies bei keinem anderen Verfahren der Fall ist, und auf Grund der kurzen, intensiven Wärmeeinwirkung die kleinstmögliche thermische Belastung bei einer ausgezeichneten Verbindungsqualität zu erzielen. Die Dicke von intermetallischen SnCu-Zonen unterschreitet bei SnPb-Lot häufig die Nachweisbarkeitsgrenze. Die hohe Abkühlgeschwindigkeit beim Erstarren des Lotes führt im Allgemeinen zu einem sehr feinkörnigen Gefüge. Es darf jedoch nicht verschwiegen werden, dass die einstellbaren Parameterbereiche (Laserleistung, Strahleinwirkdauer, Brennfleckdurchmesser, Vorschubgeschwindigkeit etc.) von einer zarten Erwärmung des Bauteils bis zur Karbonisierung der Kunststoffteile bzw. dem Schmelzen von Leiterbahnen reichen und die tatsächliche Temperatur im Bauteilinneren bzw. in den Lötstellen auch auf der Basis einer berührungslosen Messung der Oberflächentemperatur weniger leicht abgeschätzt werden kann als bei herkömmlichen Lötverfahren. Ein einwandfreies Benetzen der Metallisierungen erfordert jedoch das Einhalten von Temperatur- und Zeitintervallen, wobei die Temperatur, bei der der Benetzungsvorgang einsetzt, von der thermischen Vorgeschichte abhängt. Im Fall der Demontage von Bauteilen mit Laser ist in allen Lötstellen gleichzeitig und solange der Schmelzpunkt zu überschreiten, bis das Bauteil aus dem flüssigen Lot entfernt wurde.

Speziell bei Miniatur-Packaging mit geringer thermischer Kapazität und internem Interposer, der zusätzlich wie eine thermische Barriere zu den Lötpads wirkt, ist die Kenntnis der Chiptemperatur bei Lötvorgang besonders wichtig.

Das Bild zeigt ein leadless package (Bottom-, Topansicht, Schliffbild).

Thermische Messungen

Durch schichtartigen Aufbau eines thermischen Modells (Leiterplatte, Cu-Leiterbahnen, Lötpad, Lotpaste, Lotpad des leadless package, Interposer, Chip, Verguss, Metallabdeckung) lassen sich die thermischen Verhältnisse gut simulieren.

Durch 50µm feine Thermoelemte, die beim Lötvorgang im Cu-Pad der Leiterplatte mitgelötet werden, lässt sich wiederum das thermische Modell verifizieren. Das Bild zeigt den Versuchsaufbau für die (einmalige) Verifikation sowie die Temperaturmessung bei Ein- und Auslöten des leadless packages.

Simulation

Eine Darstellung der Isothermen in der FR4-Leiterplatte nach 2,2 s Lasereinwirkung von 7W zeigt das nebenstehende Bild. Die Simulation wurde mit dem oben beschriebenen Schichtmodell mit 14 Schichten erzeugt.

Wärmespreitzung

Die Geometrie einer einfachen Platte kann für Kühlzwecke optimiert werden. Es kann sich dabei um eine einfache Montageplatte aus Aluminium handeln oder auch eine Keramikisolation für potentialbehaftete Leistungshalbleiter.

Die Anordnung der zu kühlenden Bauelemente auf der Oberseite der Platte, die Dicke der Platte und die Art der Wärmeabfuhr auf der Unterseite der Platte bestimmen die thermische Ersatzimpedanz einer Platte. Eine dickere Platte kann sich günstig für die Wärmespreizung auswirken, erhöht aber auch den Wärmedurchgang. Das Bild zeigt beispielsweise den Temperaturverlauf im Querschnitt einer Aluminium-Montageplatte, in deren Mitte eine Verlustquelle montiert ist.

u-Wert von Gebäudehüllen, optimierter Wandaufbau

Auch das Energiekonzept von Gebäuden muss wohlüberlegt sein. Zum einen machen die ständig steigenden Heizkosten einen Großteil der laufenden Kosten eines Gebäudes aus, zum anderen sind aber die finanziellen Ressourcen begrenzt, sodass beim Bau oder bei der Renovierung nicht alle energiesparenden Maßnahmen umgesetzt werden können. Eine wirtschaftliche und technische Optimierung ist daher nötig.
Beispielweise ist bei Einfamilienhäusern zu klären, wie das Verhältnis zwischen Dach- und Wandisolierung optimal gestaltet werden soll, um den geringsten k-Wert der gesamten Gebäudehülle bei den verfügbaren Mitteln zu erreichen.
Eine andere Frage betrifft den Aufbau der Wände (Material, Zusatzisolation). Das Bild zeigt beispielhaft den Temperaturverlauf in einer 3 Schicht-Wandkonstruktion über 3 Tage hindurch bei (extremen) Außentemperaturschwankungen und Nachtabsenkung der Raumtemperatur. Aus den Wärmeverlusten lässt sich der dynamische k-Wert berechnen und für die geplante Nutzung des Hauses und für die örtlichen Gegebenheiten optimieren.

Wir bieten:

die Berechnung und thermische Optimierung der Gebäudehülle
Überprüfung ihres Bauplans hinsichtlich thermischen Verbesserungspotentials — eine Investition, die sich lohnt!
Thermische Messungen an ihrem Gebäude mit Thermovisions-Kamera
Rentabilitätsabschätzung von Renovierungsarbeiten für verbesserte Isolierung ihres Hauses

Thermische Simulation eines TO 263 (D2PAK) auf einer Leiterplatte

In diesem Projekt wurde für die Firma Siemens ein FR4-Leiterplattenlayout mit Hilfe von Thermal Vias und Cu-Kühlflächen thermisch optimiert. Die Verlustleistung des D2PAK von rund 4W wird entsprechend dem mechanischen Aufbau durch die FR4-Leiterplatte hindurch und über eine elektrisch isolierende Silpad-Folie an das Gehäuse abgegeben. Im Extremfall kann die Gehäusetemperatur bis zu 150°C erreichen, weshalb ein geringer thermischer Widerstand Chip-Heatsink essentiell ist.

Durch geeignete Anordnung der Cu-Kühlflächen und der Thermal Vias in der Leiterplatte gelang es, den thermischen Widerstand auf 4 K/W von Chip-to-heatsink reduzieren.